By continuing your visit to this site you accept the use of cookies to offer you content and services tailored to your interests

Print

Journée calcul du LIP sur les FPGA

21 juin 2018

 

Thème

Le but de la journée est de dresser un petit panorama de l'utilisation des FPGA comme accélérateurs de calcul. Nous souhaitons en particulier avoir un aperçu des techniques et réalisations existantes et notamment aborder les sujets suivants :
 
  • Qu'est-ce qu'un FPGA, quelles ressources de calcul sont disponibles, comment s'intègrent-ils aux plateformes de calcul traditionnelles ?
  • Quels sont les outils de programmation existants, de bas niveau (VHDL, Verilog) ainsi que les langages de synthèse de haut niveau.
  • Quelques exemples de mise en oeuvre pratique.

 

Localisation et inscription

Pour des raisons d'organisation, merci d'indiquer votre participation sur ce doodle avant le lundi 18 juin:

https://evento.renater.fr/survey/participation-a-la-journee-calcul-du-lip-du-21-juin-2018-mw7fgzs4

La journée aura lieu à l'ENS de Lyon, site Monod, dans l'amphithéatre B au 3e étage du batiment M1

 

Programme